PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03096267 A

(43) Date of publication of application: 22.04.91

(51) Int. CI

H01L 27/04 H01L 21/82 H01L 27/06

(21) Application number: 01233531

(22) Date of filing: 08.09.89

(71) Applicant:

FUJITSU LTD

(72) Inventor:

HASHIMOTO KENJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE


(57) Abstract:

PURPOSE: To obtain a device provided with a capacitor having excellent characteristics which can be manufactured readily without adding a special step by forming an insulating film having an opening on a polycrystalline semiconductor layer, providing a metal electrode which is connected to the polycrystalline semiconductor layer through the opening thereon, and providing a metal electrode which is arranged on the insulating film.

CONSTITUTION: A polycrystalline semiconductor layer, a semiconductor element including a metal layer and a capacitor are provided in a semiconductor integrated circuit device. The capacitor is formed by the following way. A polycrystalline semiconductor layer 3 is formed on a semiconductor substrate 1 through an insulating film 2. An insulating film 4 between electrode plates is formed on the polycrystalline substrate layer 3 and has an opening at least at the teeth part of the specified comb shape. A pair of comb-shaped metal electrodes 5 and 6 are formed on the insulating film 4 between the electrode plates. One electrode 6 has the specified comb shape and is electrically connected to the polycrystalline semiconductor layer 3 through the

opening. The other electrode 5 has the main electrode plate between the teeth and the teeth of the specified comb patterns. For example, said metal electrodes 5 and 6 are formed by patterning the same metal layer.

COPYRIGHT: (C)1991,JPO&Japio



19 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-96267

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月22日

H 01 L 27/04 21/82 27/06 C 9056-5F

8225-5F 8728-5F H 01 L 21/82 27/06

101 D

28-5F 27/06

101 D

審査請求 未請求 請求項の数 1 (全6頁)

②発明の名称

半導体集積回路装置

②特 願 平1-233531

@出 願 平1(1989)9月8日

⑫発 明 者 橋 本

賢 治

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一 外2名

明細質

1. 発明の名称

半導体集積回路装置

- 2.特許請求の範囲
- (1) 多結晶半導体層と金属層を含む半導体素子と キャパシタとを有する半導体集積回路装置であ って、該キャパシタが、

半導体基板(1)上に絶縁膜(2)を介して 形成された多結晶半導体層(3)と、

該多結晶半導体層 (3)上に形成され、所定のくし型の少なくとも歯の部分に開口を有する 便板間絶縁膜(4)と、

該極板間絶縁膜(4)の上に形成された1対のくし型金属電極(5、6)であってその1方(6)は前記所定のくし型を有し、前記開口を通して前記多結品半導体層(4)に電気的に接続され、他方(5)は前記所定のくし型の歯と

3. 発明の詳細な説明

[模型]

キャパシタを値えた半導体集積回路装置に関し、特別の工程を付加することなく、容易に作成することのできる、特性のすくれたキャパシタを値えた半導体集積回路装置を提供することを目的と

を有する半導体集積回路装置。

「産業上の利用分野」

本発明は半導体集積回路装置に関し、特にキャ パシタを備えた半導体集積回路装置に関する.

半導体集積回路装置においては、高集積化、高 速化に伴い、極性、電圧依存性、シリーズ抵抗の 少い特度のよいキャパシタが要求されている。

「従来の技術」

第2図は従来の技術によるpn接合を用いたキ ャパシタを示す。たとえば、p型Siからなる半導 体基板51の上に、n+型埋込み層52が形成さ れ、その上にn型エピタキシャル層53が形成さ れ、半導体チップ50を形成する。この n型エピ タキシャル屋53中に、p+型半導体領域55が イオン注入、拡散等によって形成され、また、表 面から n + 型埋込み層 5 2 に到達する n + 型引出 し領域54がイオン注入、拡散等により形成され る。p+型領域55とn型領域53との間に形成 されるpn接合がキャパシタを構成する。p+半 連体領域55とn+型引出し領域54との上にそ

を作成すること等も行われている。

一方、バイポーラトランジスタ集積回路装置に おいて、バイボーラトランジスタは小型化される 傾向にあり、たとえばESPER構造等が採用さ れている。このような小型化されたバイポーラト ランジスタ構造においては、外部ベース領域ない しはエミッタ領域が半導体チップ表面上に形成さ れた多結晶半導体層からの拡散によって作成され る。すなわち、半導体チップ表面上には多結晶半 導体層と電極用の金属層とが存在する。

第3図(A)、(B)は、本出願人の他の出願 によって提案された新規な構造のキャパシタを示 す。第3図(B)の断面図を参照して説明すると、 半導体チップ50表面上にはSiO2層61が形成 されており、この上に多結晶シリコン層59が形 成される。この多結晶シリコン層59は不純物で ドープされて導電性を有する。この多結晶シリコ ン層59の上にSiO g 層62が形成され、ホトリ ソグラフィによって開口63が形成される。この 開口は、たとえば第3図(A)に示すように、目

れぞれアノード電極57、カソード電極56が形 成される.

このように、従来の技術によるPn接合を用い たキャパシタは、通常半導体チップ50内に作成 される。このため、専用の半導体チップ面積を必 要とする。また、作成するキャパシタ容量の大き さは、p n 接合の面積とp n 接合両側の不純物密 度とに関係する。耐圧を十分得るためには、Pn 接合の少なくとも1方の領域の不純物密度をある 程度低くする。印加電圧によってpn接合周囲の 空乏層幅が変化し、キャパシタ容量が変化する。

多くのパイポーラトランジスタ集積回路装置の 場合にそうであるように、第2図に示すような、 p型基板上にn型エピタキシャル層を成長した半 導体チップに半導体集積回路装置を作成するよう な場合には、キャパシタは主にPn接合を利用し て作成されていた。その他の形式の半導体集積回 路装置(たとえばDRAM)の場合には、半導体 チップ表面上に、たとえばダブルボリシリコン (2層多結晶シリコン層)を利用してキャパシタ

的とするキャパシタ領域の両端に設けられている。 SiOa層62の上に、たとえばアルミニウムから なる金属電極層が形成され、ホトリソグラフィに よって2種類の電極56、57がパターニングさ れる。すなわち、中央の金属電極57がSiO2層 62を介して多結晶シリコン層59と対向し、キ ャパシタを構成する。多結晶シリコン層59は対 向電極57の両関方において金属電極56によっ て電気的に導出されている。

[発明が解決しようとする課題]

半導体チップ内に形成されたpn接合キャパシ 夕は、小面積で大容量がとれる利点を有するが、 極性が制限されること、容量を大きくすると耐圧 が制限され易いこと、電圧依存性があること等の 問題を有する。

多結晶シリコンを利用するキャパシタは、半導 体チップ表面上に作成することができる利点を有 するが、多結晶半導体は一般的に抵抗が比較的高 く、特に高周波において残留抵抗のため特性のよ い容量が作りにくい。

本発明の目的は、特別の工程を付加することな く、容易に作成することのできる、特性のすくれ たキャパシタを備えた半導体集積回路装置を提供 することである。

[課題を解決するための手段]

くすることができる。

[実施例]

第4図(A)~(C)に本発明の実態例による 半導体集積回路装置を示す。第4図(A)、(B) がキャパシタ部分の断面及び平面を示し、第4図・ (C)が半導体集積回路装置の他の部分であるト ランジスタ部の断面を示す。

第4図(A)、(B)において、シリコン基板 11の表面にフィールド酸化膜12が形成されれ おり、この上に多結晶シリコン層13が形でドース されており、十分低い低抗率を有する。この多結晶シリコン層の機能となるSiO2 膜14が形成される。このSiO2膜14の所が形成 はフォトリソグラフィによって開口18が形成 はれる。SiO2膜14の上に全面にアル成成 層がスパッタリングィによって作のよってれる。 ではよっている。 ではないる。 ではよっている。 ではよっている。 ではよっている。 ではないる。 ではないないる。 ではないなないななななななななななななななななななななななななななな ャパシタ極板を形成する。電極6はやはりくし型であり、歯の部分が比較的細く、この部分で絶縁膜4の間口を介して多結晶半導体層3と接触する。電極6のくしの歯と歯の間の間隔は、極板5のくしの歯の幅以上である。

このキャパシタ作成に用いられる多結晶半導体 層3、絶縁膜4、電極5、6はそれぞれ半導体装 置の他の部分の構成を作成する際に利用される部 材と同一の部材から作成される。

[作用]

半導体チップ表面上に絶縁膜4を介して多結品 半導体層3と金属電極5とが対向してキャパシタ を構成し、多結晶半導体層3はくしの歯状に電極 と接触するので、特性の優れたキャパシタを作成 することができる。

半導体集積回路装置の他の部分を作成するのと 同じ部材を利用してキャパシタを作成することが でき、特別の工程を付加する必要性が少い。

絶縁物によって分離されているので、耐圧を高

-ニングされる.

一方のくし歯状形状15はくしの歯の部分が広い形状を有する。他方のくし歯形状16は一方のくし歯形状15の歯と歯の間に歯が入り込む形状を有し、開口18を介して多結晶シリコン層13と電気的に接触する。くし歯極板15下の多結晶シリコン層13の領域は、開口部18から距離が一定値以下に保たれるので、付随する低抗値が小さいものとなっている。

たとえば、フィールド酸化膜12の厚さは、約6000人であり、その上の多結品シリコン厚13は厚さ約3000~4000人、シート抵抗約100Ω/口程度のCVDで作成した膜である。またその上のSiO2限14は、厚さ約2000人のCVD際である。

半導体集積回路装置の他の部分には、第4図 (C)に示すようなトランジスタが形成される。 半導体チップ11の表面上に選択的にフィールド 散化膜12が形成されている。フィールド散化膜 12で画定された領域上にバイボーラトランジス タが形成されている。すなわち、チャの多様品シリコン層 2 3 が作成され、たこかのでは、チャののでは、カースを接触している。半導体では、カースをは、カースをは、カ

一方、フィールド酸化膜を介してベース領域と分離されたコレクタ領域30の上には多結晶シリコン層36が形成されている。多結晶シリコン層33、23、36の上にはアルミニウムの電極37、38、39が作成されている。

第4図(A)を第4図(C)と比較して説明すると、フィールド酸化膜12は同時に作成される 酸化膜であり、多結晶シリコン膜13は第4図

第4図(A)、(B)に示したような、本発明の実施例によるキャパシタはこのような目的に適している。

第5図(B)は、バイボーラECL論理回路の種々の基準バイアス電圧の端子が外部に導出されており、それらの基準電位を安定化するためにキャパシタが接続されている例を示す。

すなわち、電子回路20から最も正の電源端子 VCC、最も負の電源端子VEEの他に、基準電位V REF、VCS等が導出されている。VCSとVEEとの間にキャパシタC2が接続され、VREFとVCC及びVEEとの間にキャパシタC3、C4が接続されいる。これらのキャパシタの存在により、各基準電位が安定化する。外乱等が生じても電源電圧が変動することが少い。

以上実施例に沿って説明したが本発明はこれらに制限されるものではない。

たとえば、種々の変更、改良、組み合わせ等が 可能なことは当業者に自明であろう。 (C)の多結晶シリコン膜23と同時に作成された膜である。SiO2膜14は第4図(C)のSiOz膜24、25のいずれかと同時に作成されたSiOz膜であり、電極15、16は第4図(C)の電極36、37、38と同時に作成されたアルミニウム層である。

・このように、第4図(C)に示すバイボーラトランジスタ構造を作る工程と同時に他の場所において、第4図(A)に示すキャパシタ構造を作成することができる。

第5図(A)、(B)は、以上説明した、キャパシタを利用する応用回路の例を示す。

第5図(A)においては、電子回路20の内にはバイボーラトランジスタからなる差動増幅段が作成されており、その電源配線VCCとVEEとが外部に電源囃子として導出されている。この電源端しVCCとVEEとの間に交流成分バイパス用のキャパシタC0 が接続されている。このようなキャパシタC0 はなるべく容量が大きいことが望ましく、かなりの耐圧を必要とする。

[発明の効果]

以上説明したように、本発明によれば、多結晶 半導体層と金属層とを利用した特性の優れたキャ パシタを有する半導体集積回路装置を得ることが できる。

4. 図面の簡単な説明

第1図は本発明の原理説明図、

第2は従来の技術によるキャパシタを示す断面 図、

第3図(A)、(B)は出額人の他の出額に係るキャパシタを示し、第3図(A)は平面図、第3図(B)は断面図、

第4図(A)、(B)、(C)は本発明の実施 例による半導体集積回路装置を示し、第4図(A) 、(B)はキャパシタ部の断面図、及び平面図、 第4図(C)はトランジスタ部の断面図、

第5図(A)、(B)は応用回路の例を示す回路図である。

特開平3-96267(5)

図において、

半導体基板 1

絶縁膜 2,4

多結晶半導体層 3

金属極板 5

多結晶半導体層用の電極

Si基板 1 1


SiO 2 膜 12,14

ポリシリコン層 1 3

アルミニウム電極 15, 16

開口 18


> 富士通典式会社 特許出願人 **元田** 2名 代理人 弁理士



1:半導体基板 2,4:絶縁膜 3:多結晶半導体層

5:金属極板 6:多結晶半導体層用の電極


本発明の原理説明図 第 1 図




51:p型Si基板 52: a*型埋込み層 53:n型エピタキシャル層

54: n 型引出し領域 55: p 型領域 56,57: 電極

従来技術によるキャパシタ 第 2 図



(A)平面




(B) 断面


59:多結晶S1層

61.62:SiO2層

出版人の他の出版に係るキャパシタ 第 3 図




(A)キャパシタ部断道



(B) キャパシタ部平面

本発明の実施例 第 4 図(その1)

特開平3-96267(6)



4 図(その2) 本発明の実施例 綋

20 Vcc : Co VEE (A) その1

20 ⊸Vcc ‡C₃ → V_{REF} ∔c₄ ه۷ح -oV∈E

> 20:電子回路 C:キャパシタ

(B) その2

応用回路の例 第5図

手続補正書 (方式)

2.1. 月2 日

(C)トランジスタ都断面

特許庁長官



- 平成 1年 特許願 第233531号 1.事件の表示
- 2. 発明の名称 半導体集積回路装置
- 3. 補正をする者

事件との関係 特許出顧人

郵便番号 211 住

所 神奈川県川崎市中原区上小田中1015番地

称 富 士 通 株 式 会 社

山本 卓異 代表者

4. 代理 人郵便番号 211

所 神奈川県川崎市中原区上七田中1015番地 富士 通 株 式 (安) 社()内 名 弁理士 井桁 貞一 ()ほか2名)

(7259)氏

平成 1 年 12月 11日 5. 補正命令の日付 (平成 / 年 /2月 26日) (発送日)

6. 補正の対象 明細書の図面の簡単な説明の概

明細 第14頁、第8行「第二件許有 7. 補正の内容 2団は」に補正する。 (F)